Kontext
Der 10-Pin SWD-/Programming-Header J201 ist auf dem aktuellen Board nicht eindeutig markiert.
Pin-Belegung (aus Schaltplan):
- Pin 1:
+3V3
- Pin 2:
SWDIO
- Pin 3:
GND
- Pin 4:
SWCLK
- Pin 5:
GND
- Pin 6:
NC
- Pin 7:
NC
- Pin 8:
NC
- Pin 9:
GND
- Pin 10:
nRESET
Das entspricht der standardisierten "ARM Cortex Debug" 10-Pin-Belegung — gängige Programmer (ST-Link V2, J-Link OB) erwarten diese Reihenfolge.
TODO für nächste Revision
- Silkscreen-Markierung an Pin 1 (z.B. quadratisches Pad zusätzlich zur Markierung oben links, oder
1 als Text danebenstellen)
- Idealerweise zusätzlich
SWDIO, SWCLK, nRESET Beschriftung am Header
Workaround bis dahin
In der Modul-Doku (doc/index.md) ist Pin 1 als TBD markiert mit Verweis auf dieses Issue.
Kontext
Der 10-Pin SWD-/Programming-Header
J201ist auf dem aktuellen Board nicht eindeutig markiert.Pin-Belegung (aus Schaltplan):
+3V3SWDIOGNDSWCLKGNDNCNCNCGNDnRESETDas entspricht der standardisierten "ARM Cortex Debug" 10-Pin-Belegung — gängige Programmer (ST-Link V2, J-Link OB) erwarten diese Reihenfolge.
TODO für nächste Revision
1als Text danebenstellen)SWDIO,SWCLK,nRESETBeschriftung am HeaderWorkaround bis dahin
In der Modul-Doku (
doc/index.md) ist Pin 1 als TBD markiert mit Verweis auf dieses Issue.