采集日期：2026-05-18
DRAM 解码模块按“厂商 + 世代矩阵”维护。新增或扩展 standalone DRAM 厂商时，不能只补少量热门 PN；需要先确认该厂商公开资料中可验证的 DDR/SDR、LPDDR、Graphics DRAM 世代，再按结构化 token 建表。
| 产品线 | 内部 dram_type 来源 |
|---|---|
| SDR / DDR | SDR, LPSDR, DDR, DDR2, DDR3, DDR4, DDR5 |
| LPDDR | LPDDR, LPDDR2, LPDDR3, LPDDR4, LPDDR4X, LPDDR5, LPDDR5X |
| Graphics DRAM | GDDR, GDDR2, GDDR3, GDDR4, GDDR5, GDDR5X, GDDR6, GDDR6X, GDDR7 |
| Specialty | RLDRAM, RLDRAM 3, HBM2E, HMC |
- 每个厂商 pack 必须按产品线 / 世代拆 token 表，避免把 DDR、LPDDR、GDDR 的字段混在一条不可维护的规则里。
- 同一厂商同一 family 可能覆盖多个标准世代，例如 Micron
MT53通过 voltage token 区分 LPDDR4/LPDDR4X，MT62通过 speed/package 资料区分 LPDDR5/LPDDR5X，MT61通过 speed bin 区分 GDDR6/GDDR6X。 - 规则内部只能保留单一
dram_type来源。公开输出时折叠到顶层短type，例如LPDDR5/LPDDR5X/GDDR6/GDDR6X，不保留SDRAM/SGRAM后缀；如果 token 不足以确认细分世代，输出更保守的基础世代，或等待后续 token / 外部资料确认。 - 已有厂商规则需要优先补全 frequency / speed bin 与 CS / die stack 信息；只有物理 die 数和 CS 同时明确时才输出
dram_die_stack = N die(s), M CS，只确认 rank/CS 时不要把 rank 当 die 推断。 fields.cs_count不对 LPDDR/GDDR 做缺省推断；只有资料或 token 明确包含 CS / rank 数量时才写入。普通 DDR/DDR2/DDR3/DDR4/DDR5 缺少 CS 资料时可按单 CS 输出。dram_die_stack简化时不能丢掉非 stack 语义：PoP/MCP 归入package，2Ch 归入channel_count，reduced page address / 2 CKE / JEDEC 或 Flexframe layout 归入special_option。- 大容量 configuration 可以基于已确认的 density / width token 规律扩展到新一代高容量 PN；但不能仅凭
24Gb、32Gb、64Gb或 config 容量推断dram_die_stack，必须有封装 / ordering table / datasheet 明确说明。 -后的 suffix 不应成为解码主结构的强制条件。缺 suffix 时应保留可确定字段，只减少dram_speed、operation_temperature、die_revision等后缀信息。fields.package只写可由 datasheet、原厂 catalog、TechInsights/TechPowerUp 或可信分销页确认的实际封装；仅有厂商 code 时保留为内部解析 token，不输出公开字段。- 每个新增世代至少补一个 testcase，验证
device.productType以及fields.dram_density、fields.dram_width、fields.dram_voltage、fields.package等 canonical fields。 - 已知 DRAM PN 样例维护在
packages/core/resources/dram-pn.json，用于 PN 补全和搜索，只保留vendor/pn；Micron / Crucial / Micron legacy Elpida DRAM FBGA code 映射统一维护在packages/core/resources/mdb.json，用于 code 反查和补全。两者都不是解码规则来源，字段仍必须由 iTXTech fdnext DecodePack token 解析得出。crawl-mdb默认按 Micron FBGA prefix profile 生成候选：C9/D8/D9/Z8/Z9使用后三位字母网格，NC/NW/NY/NX/NQ/NV使用数字段；--codes补充输入按前缀路由，命中 Micron profile 的 code 走 Micron API，P*code 走 SpecTek。 dram-pn.json不保留同一官方 PN 的纯标点等价重复项；如果厂商 ordering 同时允许带 dash 与不带 dash 的 suffix 写法，应选择一种 canonical 展示形态，并用测试防止等价重复。- 2026-05-12 网络补全只刷新非 Micron exact PN：Samsung DDR4 Product Guide、SK hynix DDR4/DDR5 datasheet / listing、Nanya 官方产品列表、CXMT LCSC exact PN 列表、ESMT / Etron 官方产品表。ISSI / Winbond 已由官方 PSG 批量展开，Micron 继续由
mdb.json/ Micron FBGA 路径覆盖。 - 2026-05-17 根据 SK hynix DDR5 component ordering / decoder / serial-code 表扩展 H5C DDR5 token：补齐 8Gb/16Gb/24Gb/32Gb/64Gb density、4800/5600/6400/7200/8000 speed、82/106-ball package、serial die count/TSV，并把已知 exact PN 加入
dram-pn.json。 - 2026-05-18 根据 Samsung Product Selection Guide 1H 2017 补齐 Samsung DDR3/DDR4 exact PN 种子，并只把
K4B8G1646Q作为 DDR3 8Gb x16 规则补充；表中误列到 DDR3 区域的K4G...仍按 GDDR5 family 规则处理。 - 2026-05-18 根据 Samsung LPDDR4/4X ordering diagrams 优化
K4F/K4Umobile DRAM token：补齐 8Gb/16Gb/32Gb/64Gb density、Mono/DDP/QDP/2CS organization、8-bank、LVSTL_11/LVSTLE_06、generation 与 exact PN 种子，并保持K4ULPDDR4X ordering 优先于 legacy GDDR4K4U规则。 - 2026-05-18 根据 Nanya DDR4 8Gb C-Die / 4Gb E-Die ordering 截图补齐
NT5ADDDR4 的 C/E die revision、VDD/VDDQ/VPP、电压与速度时序、TFBGA 封装尺寸、bank count、温度 grade，并把 ordering table 中的 C/E exact PN 加入dram-pn.json。 - 2026-05-18 根据 Nanya LPDDR3 4Gb / 8Gb / 16Gb / 32Gb ordering 截图补齐
NT6CL的 A/B/D device version、M/P/Q/R package、H0/H1/H2 speed + RL、DDP/QDP CS、x64 2-channel 组合，并把 ordering table 中的 exact PN 加入dram-pn.json。 - 2026-05-18 根据 Nanya LPDDR4 2Gb / 4Gb、4Gb / 8Gb、8Gb / 16Gb / 32Gb ordering 截图补齐
NT6AN的 LVSTL、A version、M/T/F die、x16/x32 channel、200-ball FBGA 厚度差异、J1/J2/J3 speed + RL，并把 ordering table 中的 exact PN 加入dram-pn.json。 - 2026-05-18 根据 CXMT DDR4 / LPDDR4X ordering 截图细化
CXDQ与CXDBtoken：DDR4 speed 输出 2666/3200 timing，LPDDR4X suffix 拆为 temp + speed，WG无 final die-version 时不再输出 die revision，并把CXDQ3A8AM-WG加入dram-pn.json。 - 2026-05-18 根据 GigaDevice 官方 DDR4 / LPDDR4X 产品页与 GDQ/GDB ordering 截图新增 GigaDevice DRAM token：覆盖
GDQDDR4 4Gb/8Gb x8/x16、GDBLPDDR4X 16Gb/32Gb x32、温度/速度 suffix，并把 exact PN 加入dram-pn.json。 - 2026-05-18 根据 GigaDevice DDR3L 产品页、XCMemory 产品页和 GDP ordering 截图补齐
GDPDDR3L token：覆盖 1Gb/2Gb/4Gb/8Gb、x8/x16、78/96-ball FBGA、1.35V/1.5V、商业/宽温与 1866/2133 timing，并把 exact PN 加入dram-pn.json。 - 2026-05-18 根据 Winbond 2026 PSG 与用户提供的 ordering 表补齐
W631GG6/8NB、W664GG6/8RB基础 family PN：suffix 最后两位输出 DDR3/DDR4 speed + timing，最后一位字母输出温度档；基础 family PN 加入dram-pn.json，缺 suffix 时只输出容量、位宽、电压、封装等确定字段。 - 2026-05-18 根据 Winbond 2026 PSG 与用户提供的 ordering 表新增
W94DDR 与W97DDR2 token：覆盖 DDR 128Mb/256Mb x16 TSOP、DDR2 128Mb/256Mb/1Gb/2Gb x8/x16 TFBGA、4-bank / 8-bank、speed/timing suffix 与温度等级，并把对应 PN 加入dram-pn.json。 - 2026-05-18 根据 Winbond LPDDR4/LPDDR4X datasheet 与 ordering 表补齐
W66AP6NB、W66AQ6NB、W66BP2NQ、W66BQ2NQ基础 family，以及W66BP6RB/W66CP2RQLPDDR4/4X Combo：base PN 加入dram-pn.json，combo 输出 VDDQ=1.1V LPDDR4 mode / VDDQ=0.6V LPDDR4X mode 与LPDDR4/4X-*speed。 - 2026-05-18 根据用户提供的 Winbond LPDDR / LPDDR2 / LPDDR3 datasheet 补齐
W948/W949/W94AD、W978/W979/W97AH、W639/W63AHtoken：覆盖 256Mb~1Gb、x16/x32、4-bank / 8-bank 与 LPDDR3 2-bank、VFBGA60/90/134/178、速度和 E/I 温度档，并把 ordering table 中的 base / exact PN 加入dram-pn.json。 - 2026-05-19 根据用户提供的 Etron LPDDR2 / LPDDR4 / LPDDR4X datasheet 截图补齐
EM6KLPDDR2 token，并把 Etron LPDDR4/4X 补全项从页眉式 family PN 清理为带 speed suffix 的标准 ordering PN；带 speed token 的 PN 只输出具体速率，不输出 family 级速度范围。 - 2026-05-19 从 Etron 官网 specialty DRAM 页面抓取 DDR、DDR2、DDR3/DDR3L、DDR4 的 52 个公开 datasheet，只解析前两页 ordering information / specs：补齐 DDR~DDR4 speed suffix、DDR3/DDR3L 工业/车规/stacked dice suffix、精确 FBGA/BGA/TSOP 封装尺寸，并把 181 个带 speed suffix 的 ordering PN 加入
dram-pn.json。带 speed suffix 的 PN 只输出具体速率，不重复输出 family speed。
| 厂商 | SDR / DDR | LPDDR | Graphics DRAM | Specialty |
|---|---|---|---|---|
| Micron / Crucial | SDR, LPSDR, DDR, DDR2, DDR3, DDR4, DDR5 | LPDDR, LPDDR2, LPDDR3, LPDDR4, LPDDR4X, LPDDR5, LPDDR5X | GDDR5, GDDR5X, GDDR6, GDDR6X, GDDR7 | RLDRAM, RLDRAM 3, HBM2E, HMC |
| SK hynix | SDR, DDR, DDR2, DDR3, DDR3L, DDR4, DDR5 | LPDDR3, LPDDR4, LPDDR5, LPDDR5X | GDDR5, GDDR6 | - |
| Samsung | SDR, DDR, DDR2, DDR3, DDR4, DDR5 | LPDDR, LPDDR2, LPDDR3, LPDDR4, LPDDR4X, LPDDR5, LPDDR5X | GDDR, GDDR2, GDDR3, GDDR4, GDDR5, GDDR6, GDDR7 | - |
| Nanya | DDR, DDR2, DDR3/DDR3L, DDR4, DDR5 | LPDDR2, LPDDR3, LPDDR4, LPDDR4X, LPDDR5/5X | - | - |
| Elpida | SDR, DDR, DDR2, DDR3 | LPDDR2, LPDDR3 | GDDR5 | - |
| CXMT | DDR4, DDR5 inferred CXDR |
LPDDR4X, LPDDR5 CDTQ alias |
- | - |
| GigaDevice | DDR3/DDR3L, DDR4 | LPDDR4X | - | - |
| ISSI | DDR3/DDR3L, DDR4 | LPDDR4, LPDDR4X | - | - |
| Winbond | DDR, DDR2, DDR3/DDR3L, DDR4 | LPDDR, LPDDR2, LPDDR3, LPDDR4, LPDDR4X | - | - |
| ESMT | SDR, DDR, DDR2, DDR3/DDR3L, DDR4 | LPDDR2, LPDDR3, LPDDR4X | - | - |
| Etron | SDR, DDR, DDR2, DDR3/DDR3L, DDR4 | LPDDR2, LPDDR4, LPDDR4X | - | - |
| SpecTek | DDR, DDR2, DDR3, DDR4, DDR5 | LPDDR, LPDDR2, LPDDR4 | 待调研 | - |
SK hynix 仍需继续补齐 LPDDR/LPDDR2、GDDR/GDDR2/GDDR3/GDDR4/GDDR7 等公开 ordering table；没有外部 PN 证据前不把推测写成确定结论。
当前大容量 config 已覆盖 Micron DDR5 24Gb / 32Gb、SK hynix DDR5 24Gb / 32Gb / 64Gb、Samsung DDR4 32Gb / DDR5 24Gb / 32Gb / LPDDR5X 64Gb，以及 Nanya DDR5-8000 2048M8 样例。CXMT 已扩展 DDR4 x8/x16、16Gb DDR4、LPDDR4X 2GB/4GB discrete 颗粒，并加入 CXDR4E8BM-* DDR5 G4 / 16nm-class 推断与 CDTQ LPDDR5 G3 / 12Gb die 标记别名；GigaDevice 当前覆盖 DDR3L 1Gb/2Gb/4Gb/8Gb、DDR4 4Gb/8Gb 与 LPDDR4X 16Gb/32Gb standalone 颗粒。CXMT LPDDR5X 与 GigaDevice LPDDR5/LPDDR5X 仍缺少公开 PN token breakdown，暂不进入 iTXTech fdnext DecodePack。
Nanya 官方产品线未列 GDDR；Elpida 独立品牌 standard DDR 世代到 DDR3 结束，后续 DDR4/DDR5 不作为待补缺口；CXMT 官方资料确认 DDR5/LPDDR5/LPDDR5X 产品存在，但公开页面没有足够 LPDDR5X PN breakdown，当前只把 DDR4、DDR5 CXDR 推断、LPDDR4X 与 LPDDR5 CDTQ 别名写入 iTXTech fdnext DecodePack。ISSI 官方 PSG 明确列出更早 DDR/SDR 与 RLDRAM 产品，但本轮只把 DDR3/DDR3L、DDR4、LPDDR4/4X 写入 iTXTech fdnext DecodePack；Winbond 当前已覆盖 DDR/DDR2/DDR3/DDR4 与 LPDDR/LPDDR2/LPDDR3/LPDDR4/LPDDR4X，SDR 仍待后续外部 ordering 细化。ESMT 与 Etron 本轮按官方产品页补入成熟制程 / specialty DRAM 颗粒：ESMT 覆盖 SDR 到 DDR4 以及 LPDDR2/3/4X，Etron 覆盖 automotive SDR、specialty DDR 到 DDR4 以及 LPDDR2/4/4X。