COntinous Learning capabilities for funcTional safety Run-time threAts maNagEment in Automotive RISC**-V** based ECU
COLTRANE-V è un progetto PRIN 2022 (2022HWM3T9, 2023–2025) coordinato dal Politecnico di Torino e finanziato dal Ministero dell'Università e della Ricerca (MUR) italiano.
Il progetto mira a rendere più affidabili le ECU automotive attraverso un approccio di continuous learning: rilevazione di guasti e attacchi e contromisure real-time su architettura RISC-V con acceleratore AI, in collaborazione con Università degli Studi di Catania e Università degli Studi di Genova.
Visita il sito ufficiale del progetto: coltrane-v.github.io
Politecnico di Torino - SMILIES group
Prof. Alessandro Savino LinkedIn
Professore associato presso il Dipartimento di Automatica e Informatica (DAUIN) del Politecnico di Torino e vicedirettore del gruppo SMILIES. Si occupa di affidabilità e sicurezza hardware/software per sistemi safety-critical, di approximate computing e di sustainable computing.
🧬 ORCID
📧 alessandro.savino@polito.it
Dr. Luca Mannella LinkedIn
Ricercatore post-doc presso il Dipartimento di Automatica e Informatica (DAUIN) del Politecnico di Torino. Si occupa di cybersecurity, IoT e software engineering, con focus sulla sicurezza delle piattaforme domestiche connesse e dei sistemi automotive.
🧬 ORCID
📧 luca.mannella@polito.it
Ricercatore presso il Dipartimento di Automatica e Informatica (DAUIN) del Politecnico di Torino. Si occupa di cybersecurity e privacy nell'AI, con particolare attenzione a gradient inversion attacks (R-CONV / R-CONV++) e classificazione AI di attacchi avversariali e corruzioni hardware nel contesto split computing. Ha inoltre contribuito a studi su federated learning e privacy-preserving aggregation.
🧬 ORCID
📧 tamer.ahmedeltaras@polito.it
Prof. Maurizio Palesi LinkedIn
Professore ordinario presso il Dipartimento di Ingegneria Elettrica, Elettronica e Informatica (DIEEI) dell'Università di Catania. Si occupa di progettazione e ottimizzazione di architetture di calcolo avanzate, in particolare multi-core e Network-on-Chip, con attenzione a prestazioni ed efficienza energetica.
🧬 ORCID
📧 maurizio.palesi@unict.it
Elio Vinciguerra LinkedIn
Ricercatore presso il Dipartimento di Ingegneria Elettrica, Elettronica e Informatica (DIEEI) dell'Università di Catania. Si occupa di architetture e strumenti per valutare affidabilità e sicurezza, incluse tecniche di fault injection (es. su gem5) e metodi per architetture emergenti.
🧬 ORCID
📧 elio.vinciguerra@unict.it
Prof. Alessandro Armando LinkedIn
Professore ordinario presso il Dipartimento di Informatica, Bioingegneria, Robotica e Ingegneria dei Sistemi (DIBRIS) dell'Università degli Studi di Genova. Si occupa di sicurezza informatica con focus su verifica formale di protocolli di sicurezza, analisi di vulnerabilità e trust management.
🧬 ORCID
📧 alessandro.armando@unige.it
Prof. Luca Verderame LinkedIn
Professore associato presso il Dipartimento di Informatica, Bioingegneria, Robotica e Ingegneria dei Sistemi (DIBRIS) dell'Università degli Studi di Genova. Si occupa di cybersecurity con focus su mobile security (Android): analisi statica e dinamica, testing e tecniche di protezione delle applicazioni mobili.
🧬 ORCID
📧 luca.verderame@unige.it
Prof. Alessio Merlo LinkedIn
Professore ordinario di Sistemi di Elaborazione delle Informazioni presso il Centro Alti Studi per la Difesa (CASD), Roma, e professore a contratto presso il Dipartimento di Informatica, Bioingegneria, Robotica e Ingegneria dei Sistemi (DIBRIS) dell'Università degli Studi di Genova. Si occupa di cybersecurity con un forte focus su mobile security (Android): analisi statica e dinamica, testing e tecniche di protezione.
🧬 ORCID
📧 alessio.merlo@unige.it
- CHAOS: Controlled Hardware fAult injectOr System for gem5
arXiv
-
Real-time Embedded System Fault Injector Framework for Micro-architectural State Based Reliability Assessment
Journal of Electronic Testing (Springer)
DOI | IRIS -
CANDoSA: A Hardware Performance Counter-Based Intrusion Detection System for DoS Attacks on Automotive CAN bus
IEEE IOLTS 2025
DOI | arXiv | Poster -
AI-based Classification of Intentional vs. Unintentional Corruptions in the Split Computing context
IEEE IOLTS 2025
DOI | IRIS | Presentazione -
Uncovering Privacy Vulnerabilities through Analytical Gradient Inversion Attacks
Springer
DOI | arXiv -
An Anomaly Detection Model for RISC-V in Automotive Applications: A Domain-Specific Accelerator Perspective
IEEE PDP 2025
DOI | IEEE Xplore
-
R-CONV: An Analytical Approach for Efficient Data Reconstruction via Convolutional Gradients
Springer LNCS, WISE 2024
DOI | arXiv | Presentazione -
CARACAS: vehiCular ArchitectuRe for detAiled Can Attacks Simulation
IEEE ISCC 2024
DOI | arXiv | Presentazione -
A Micro Architectural Events Aware Real-Time Embedded System Fault Injector
IEEE LATS 2024
DOI | Presentazione
Repository pubblici contenenti codice e strumenti sviluppati dal progetto COLTRANE-V:
| Repository | Descrizione | Link | Paper |
|---|---|---|---|
| CHAOS | Controlled Hardware fAult injectOr System for gem5 | GitHub | CHAOS (2026) |
| SAFER-V | Real-time Embedded System Fault Injector Framework for RISC-V | GitHub | Real-time Fault Injector (2025) |
| CARACAS | vehiCular ArchitectuRe for detAiled Can Attacks Simulation | GitHub | CARACAS (2024) |
| R-CONV | An Analytical Approach for Efficient Data Reconstruction via Convolutional Gradients | GitHub | R-CONV (2024) |
Coordinatore del Progetto:
Prof. Alessandro Savino (SMILIES - Politecnico di Torino)
📧 alessandro.savino@polito.it
Sviluppatore sito web:
Dr. Luca Mannella (SMILIES - Politecnico di Torino)
📧 luca.mannella@polito.it
- Politecnico di Torino (Coordinatore)
- Università degli Studi di Catania
- Università degli Studi di Genova
© 2026 COLTRANE-V. Progetto PRIN 2022 (2022HWM3T9, 2023–2025)
Coordinato dal Politecnico di Torino (Torino, Italia) e finanziato dal Ministero dell'Università e della Ricerca (MUR) Italiano.