Este repositorio tiene como objetivo comparar diferentes arquitecturas para la implementación de la Fast Fourier Transform (FFT), evaluando desempeño, recursos y exactitud.
Las arquitecturas analizadas son:
- Paralelismo (implementación básica).
- Multi-path Delay Commutator (MDC).
- IP-Core de Xilinx.
-
Simulación inicial
- Se realizaron pruebas en Icarus Verilog para validar el funcionamiento inicial de cada arquitectura.
- Las entradas de prueba fueron generadas con el script generate_input.py
-
Simulación en Vivado
- Posteriormente, se migraron las simulaciones a Vivado para evaluar el comportamiento en un entorno más cercano al hardware real.
-
Prueba en hardware
- Finalmente, las arquitecturas se implementaron y verificaron en hardware utilizando el Integrated Logic Analyzer (ILA) y Virtual Input Output (VIO).
-
Verificación de resultados
- En todas las etapas, los resultados se validaron utilizando el script verify.py para comparar las salidas con las respuestas esperadas.