WHU计算机系统设计课程项目：RISC-V SCPU

注释还很乱（待修改）

WHU（vivado口袋实验室）RISC-V 单周期 CPU 设计

sw_i[15..0]设计框架

其中通过cpu_en=~sw_i[1]实现的调试模式（暂停功能），便于暂停查看部件数据。

指令支持

算术 / 逻辑指令（R-type）

标准reg-reg运算

• add
• sub
• and
• or
• xor
• sll
• srl
• sra
• slt
• sltu

立即数指令（I-type）

带imm的算术逻辑运算，imm由EXT模块完成符号扩展

• addi
• andi
• ori
• xori
• slti
• sltiu
• slli
• srli
• srai
• lw: Load
• jalr: 寄存器跳转

存储指令（S-type）

• sw：Store

DMType 支持按 funct3 区分 地址由 ALU 计算：rs1+imm

分支指令（B-type）

• beq
• bne
• blt
• bge
• bltu
• bgeu

分支条件由 ALU 比较结果 + ctrl 判定
PC 负责执行跳转

跳转指令（J-type）

• jal：无条件跳转

地址生成指令（U-type）

生成imm高位

• auipc
• lui

文件说明

dist_mem_fib.coe 为求斐波那契数列函数的 RISC-V 汇编代码，用于测试 CPU 功能。 时序逻辑模块文件均用大写字母命名，包括SCPU_TOP.v中的clk、DM.v、RF.v、PC.v。 组合逻辑模块文件军用小写字母命名，包括alu.v、ctrl.v、ext.v、mux.v。 seg7x16.v用于在数码管上显示查看的十六进制数字。