Skip to content
This repository was archived by the owner on Feb 19, 2026. It is now read-only.

mirinae3145/clock

 
 

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

80 Commits
 
 
 
 
 
 
 
 
 
 

Repository files navigation

Experiment of Logic Circuit Design

Group 8

각자 날짜, 코드 이름, 추가 혹은 수정 내용 적기

ex) 2024.05.18 not_gate.v: NOT GATE 추가


김민주

2024.05.24 'switch.v': 'clock_counter.v'를 이용하여 구간기록, 중지, 시작 기능 구현함. sw_stop과 sw_start를 따로 만들어 중지와 재개를 표시하도록 함.

2024.05.25 'switch.v': 'rtc.v', 'time_transform.v'로 다시 구현함. sw_start 대신 sw_stop으로 통합하여 표시함.


김정현


박상혁


신태하

5/18 added rtc.v: 클럭을 세어서 시간으로 변환해줌. 누적시간과 현재 ms를 출력함.
seconds.v, minutes.v, hours.v: ms 단위의 누적시간을 받아서 각 시간단위로 변환하고 overflow 시 0으로 돌아감. 현재시각이나 타이머 시간을 입력하려면 여기에 preset을 넣으면 됨.

5/20 rtc.v, seconds.v, minutes.v, hours.v: 각 모듈별 docstring 추가.
5/20 seconds.v 등을 time_transform.v로 통합: 기존 자리올림 제대로 안되던 문제 해결+연월일 추가.
added bin2dec.v, dec2bin.v: 이진수 표기와 10의 자리 1의 자리 나눠진 2진수 표기 간 전환.
예시 27 bin2dec(011011)={0010, 0111} 15 dec2bin({0001, 0101})=001111

5/25 rtc.v: 실수 배속을 지원 추가.
added rtc_tb.v: vivado에서도 시뮬레이션 시작.

About

No description, website, or topics provided.

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

 
 
 

Contributors

Languages

  • SystemVerilog 53.8%
  • Verilog 38.0%
  • Tcl 4.7%
  • VHDL 3.2%
  • V 0.3%